Etude et analyse de l'impact de la dégradation NBTI sur les circuits asynchrones quasi insensibles aux délais

Voir Plus Voir Moins

Afficher le Résumé

La détection des défauts dans les circuits insensibles aux retards (DIC) des systèmes asynchrones est un véritable défi. Les méthodes de test traditionnelles sont généralement lourdes et impliquent des frais élevés. La robustesse des circuits asynchrones doit être assurée afin de fournir les niveaux de sécurité et de fiabilité requis par les systèmes critiques dont la fonctionnalité pourrait être compromise par des défauts non détectés. Notre approche aborde ces questions en exploitant les signatures de tension caractéristiques intrinsèques aux circuits asynchrones pour la détection des défauts résistifs. Nous avons montré, à l'aide d'expériences sur FPGA, que ces circuits produisent des signatures de tension informatives qui permettent une identification efficace des défauts. Nous avons également présenté une analyse combinée de la détection des défauts résistifs et de l'effet Negative BiasTemperatureInstability (NBTI) sur les circuits quasi insensibles au délai (QDI). Cette analyse met en évidence le fait que certains défauts peuvent être inobservables pendant les tests de fabrication, mais devenir des défauts dynamiques au fil du temps. Nos résultats fournissent une analyse quantitative de ces effets et indiquent une approche générale de l'estimation de la robustesse des circuits dans des conditions de fonctionnement réalistes.